本文共 2211 字，大约阅读时间需要 7 分钟。

[NVM Programming] A Brief Guidance: How to Issue CLFLUSH, CLFLUSHOPT,CLWB, NTSTORE, LFENCE, MFENCE, SFENCE .etc via compilers’ intrinsic functions

日志：

• 2018-08-02：提交了第一版；

1. 案例速览

1.1. 以使用 CLFLUSH 为例

• 编码（文件名为 clflush_demo.c）

  #include 
       
         // GCC 内置函数集（针对 x86 平台）int main(int argc, char const *argv[]) {int data = 5;_mm_clflush(&data); // GCC 内置的 clflushreturn 0;}
       

• 编译

  gcc clflush_demo.c -msse2 # 如何确定 -m* 请参阅第二章

• 运行

1.2. 以使用 CLFLUSHOPT 为例

• 编码（文件名为 clflushopt_demo.c）

  #include 
       
         // GCC 内置函数集（针对 x86 平台）int main(int argc, char const *argv[]) {int data = 5;_mm_clflushopt(&data); // GCC 内置的 clflushoptreturn 0;}
       

• 编译

  gcc clflushopt_demo.c -mclflushopt # 如何确定 -m* 请参阅第二章

• 运行

2. 你可能想问的问题

1. 如果不使用 x86intrin.h 头文件会有什么影响？
   将提醒函数未声明，如：warning: implicit declaration of function ‘_mm_clflushopt’ [-Wimplicit-function-declaration]；
2. 如果在编译时不使用 -m* 会有什么影响？
   该选项告诉编译器当前使用了哪些处理器扩展指令，如果不指定将无法通过编译，如：error: inlining failed in call to always_inline ‘_mm_clflushopt’: target specific option mismatch

3. 如何确定 -m* 中的 * ？

   总结流程如下：
   1. 打开 Intel ，并检索目标指令；如，检索 CLFLUSH；
   2. 找到指令对应的函数；如，CLFLUSH 对应函数名为 _mm_clflush；
   3. 确定指令对应指令集扩展，可通过条目详情页的 “CPUID FLAGs” 或通过颜色比对；如 CLFLUSH 隶属 “SSE2”，而 CLFLUSHOPT 这种放在 Other 里的就是自己的指令名了；
   4. * 即指令集扩展名；
   5. 
4. 编译时报错，说，error: unrecognized command line option “-mclflushopt”，是为什么？
   可能是因为编译器版本太低，我试过 5.4 和 7.3 版的 GCC，编译均通过；
5. 运行时出错，说，Illegal instruction (core dumped)，是为什么？
   你的处理器架构不支持该指令。

3. 常用非易失内存编程指令介绍

1. 。CLFLUSH（Cache Line Flush，缓存行刷回）能够把指定缓存行（Cache Line）从所有级缓存中淘汰，若该缓存行中的数据被修改过，则将该数据写入主存；目前主流处理器架构均支持该指令；
2. 。CLFLUSHOPT（Optimized CLFLUSH，优化的缓存行刷回）作用与 CLFLUSH 相似，但其之间的指令级并行度更高；目前代号为 Skylake 的处理器架构已支持该指令；
3. 。CLWB（Cache Line Write Back，缓存行写回）作用与 CLFLUSHOPT 相似，但在将缓存行中的数据写回之后，该缓存行仍将呈现为未被修改过的状态；该指令将在代号为 Icelake 的处理器架构中得以支持；
4. NT STORES。NT STORES（Non­Temporal stores） 是一系列用于存储不同字长数据的指令，其包括 等。NT Stores 指令在传输数据时能够绕过缓存，而直接将数据写入主存。
5. PCOMMIT。已经。该指令用于将已经通过前述指令刷到内存控制器的数据提交到主存，该指令现因强制要求所有平台实现 ADR 特性而不再具有使用价值，从而被废弃。所谓 ADR（Asynchronous DRAM Refresh，异步 DRAM 刷新）特性原本为 DRAM-based NVDIMM 设计，其通过大电容和特定时序来确保掉电后内存控制器及部分缓存中的数据顺利写入非易失内存。
6. FENCE。FENCE 指令，也称内存屏障（Memory Barrier），起着约束其前后访存指令之间相对顺序的作用。其包括 LFENCE（约束 Load 指令）, MFENCE（约束 L/S 指令）, SFENCE（约束 Store 指令）。希望从更深层次去理解这个指令的意义，可以翻翻我之前的博客：，其对应 Safety Net 部分。

注：以上指令均为 X86 指令，arm 处理器的指令集我未调研过，因此此处不作介绍。

转载地址：http://arkii.baihongyu.com/